# KOREAN PATENT ABSTRACTS

(11)Publication number:

10-1988-0014748

(43) Date of publication of application:

1988-12-24

(11)Application number: 10-1988-0006155

(71)Applicant: SONY CORP.

(22)Date of filing:

1988-05-26

(72) Inventor: KONDO TETSUYA

(30)Priority Application No. : 132398 (1987-05-28) (JP)

135529 (1987-05-29) (JP)

(51) Int. Cl

HO3M 1/66

(54) Current Generation Supply Circuit and Display

(57) Abstract

To provide a current generation circuit for generating a plurality of currents with a predetermined different ratio, current generation circuit comprises a current dividing circuit for dividing a input current into 2<sup>n</sup> (n is a positive number) number of currents, a plurality of current switching circuits for dividing each of output voltage from said current dividing circuit into a predetermined ratio by supplying a predetermined number of switching clock signal to an input terminal during prescribed period, and a current synthesizing circuit for synthesizing an output current from each of current switching circuit and a generation current with a predetermined ratio.

Legal Staus

Data of request for an examination: not requested

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. C1.\* HOSM 1/66

(11) 공개번호

**51988-0014748** 

(43) 공개일자

1988년 12월 24일

	that a second of the second of
(21) 출원번호 (22) 출원일자	특1988-0006155 1988년 05월26일
(30) 무선권주장	132398 1987년05월28일 일본(JP)
(71) 章원민	185529 1987년05월29일 일본(JP) 소니 가투서제가이샤 오오가 노리오
(72) 当度자	일본곡 도오고도 시나가와꾸 기다시나가와 6초메 7반 35고 곤도 테프야
	일본국 도오꾜도 시가와꾸 기다시나기와 6초에 7년 35고 소니 가부시기 기이 사 나이
(74) 대리민	DI병호, 최달용
<i>실사된구</i> : 없음	
and the second of the second o	

(54) 전류 발생회로

₽°

내용 없음

HIT

50

# BAKE

[발명의 명칭]

전류 발생회로

[도면의 긴단한 설명]

제6도는 본 발명에 따른 전류 발생회로의 실현을 보여주는 회로 구성도, 제7도는 제6도의 전류 발생회로 에 부가되는 제어필스의 파형을 보여주는 타이밍차트, 제8도는 본 발명에 따른 차등스위칭 회로의 실현을 보여주는 회로 구성도.

본 내용은 요부공개 건이므로 전문내용을 수름하지 않았음

# (好) 君子의 哲别

# 경구합 1

선정된 정수비로 정확히 다수의 전류를 발생시키기 위한 전류 발생회로에 있어서, 입력전류 2 (n은 양의 정수)으로 분할하기 위한 전류 분할회로, 입력단자에 한 순환 주기동안 정해진 수의 전환 클릭신호를 공 급합으로써 상기 분할회로로부터의 각각의 출력전압을 선정된 비율로 나누기 위한 다수의 전류 전환회로, 상기한 각각의 전류 전환회로로부터의 출력전류와 발생전류를 선정된 비율로 합성하기 위한 전류 합성회 로를 포함하는 전류 발생회로,

#### 경구한 2

제 1항에 있어서, 상기 전류 전환화로는 최소한 두 개의 트랜지스터를 각각 포함하고, 상기 전환물력신호 는 각각의 트랜지스터 입력단자에 공급되는 것을 특징으로 하는 전류 발생회로.

### 청구한 3

제1항에 있어서, PMM 신호가 전환신호로서 발생되는 것을 특징으로 하는 전환 발생회로.

# 경구함 4

'제1할에 있어서, 전류 혹은 신호에서의 리플(ripple)을 제거하기 위해 출력단지와 기준전압 사비에 콘덴 서를 포함하는 것을 특징으로 하는 전류 발생회로.

### 경구항 5

제1항에 있어서, 상기 전류 분할회로, 상기 전류 전환화로 및 상기 전류 합성회로는 바이플라 트랜지스터 또는 MDS 트랜지스터로 구성되는 것을 특징으로 하는 전류 발생회로,

#### 청구화 6

제1항에 있어서, 상기 전류 전환회로는 각각의 베이스에 사기 전환 신호가 공급되는 한쌍의 트랜지스터로 구성된 처등증폭기 회로인 것을 특징으로 하는 전류 발생회로

### 경구한 7

'짜명'에 있어서, 상기 차등충폭기 회로는 당당된 구성으로 만들어진 것을 특징으로 하는 전류 발생화로.

#### 경구항 8

선정된 청수비로 정확히 다수의 전류를 발생시키기 위한 전류 발생회로에 있어서, 입력 전류를 2 (6은 양 의 정수)으로 나누기 위한 전류 분할회로, 성기 전류 분할회로로부터의 각출력전류를 선정된 비율로 분할 하기 위한 다수의 전류 전환회로 및 상기 각감의 전류 전환회로로부터의 출력전류와 발생전류를 선정된 비율로 합성하기 위한 전류 합성회로를 각각 포함하는 적어도 두 세트의 제1 및 제2전류 분합장치, 상기 제2전류 발생회로의 출력단자와 제2전류 발생회로의 출력단자 AFOI에 연결되어 제2입력전압의 전압레벨을 전이시키기 위한 전압보상 회로를 포함하는 것을 특징으로 하는 전류 발생회로.

#### 청구한 9

제8항에 있어서, 상기 전류 전환회로는 최소한 2단 달링턴 구성으로 배멸된 차등형인 것을 특징으로 하는 전류 발생회로.

### 청구한 10

제8항에 있어서, 고전압 레벨에 연결된, 최소한 2단 달랑턴 구성에서의 상기 트랜지스터의 한생의 콜렉터 들은 상기 전류 발생회로만의 전류 분할회로의 고전압 레벨에 있는 출력단지에 연결되는 것을 특징으로 하는 전류 발생회로.

# 경구항 11

제8항에 있어서, 제1단에서 헌쌍의 달림된 구성을 미루는 트랜지스터의 출력단자는 상기 전류 발생회로만 의 상기 전류 분할회로인 고전압 레벨에 충전된 출력에 면결되고, 상기 전압 보상회로부터의 출력신호는 제2단에서 한쌍의 달림된 구성을 미루는 트랜지스터의 입력단자에 공급되는 것을 특징으로 하는 전류 발 생회로,

※ 참고사항 : 최초출원 내용에 의하며 공개하는 것임,

# <u> Fø</u>

#### CON





